Pat

J-GLOBAL ID：200903087166712614

半導体素子の製造方法

Inventor： 高橋 英三郎
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1991195386
Publication number (International publication number)：1993041459
Application date： Aug. 05, 1991
Publication date： Feb. 19, 1993
Summary：

【要約】【目的】 本発明は、半導体装置における層間絶縁膜形成に当たって、より平坦化を実現できる製法を提供するものである。【構成】 前述の目的のための製法として、本発明では第1配線層形成後、薄いシリコン窒化膜を表面に成膜し、その後TEOSなど有機シランとオゾンをAP-CVD法で反応させてシリコン酸化膜を堆積させるようにした。

Claim (excerpt)：

半導体基板上に層間絶縁膜を形成するにあたって、第1層配線層を形成後、シリコン窒化膜を減圧化学気相成長法またはプラズマ化学気相成長法にて薄く成膜し、その後前記シリコン窒化膜の表面に有機シランとオゾンを常圧化学気相成長法で反応させて形成したシリコン酸化膜を堆積させることを特徴とする半導体素子の製造方法。

IPC (2)：

H01L 21/90 ,  H01L 21/318

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-058353
  
• 特開平2-292826
  
• 特開平4-290436
  
• 特開平3-194932