Pat
J-GLOBAL ID：200903087190615336
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1993237269
Publication number (International publication number)：1995074175
Application date： Aug. 31, 1993
Publication date： Mar. 17, 1995
Summary：
【要約】【目的】 CMP法(研磨法)による多層配線構造の平坦化を高信頼度に実現可能とする。【構成】 シリコン基板11上の絶縁膜12上に配線材料13を成膜し、この配線材料13をパターニングして配線13Aを形成し、これと同時に配線13Aの間隔が大きな領域にダミー配線13Bを形成する。そして配線13A及びダミー配線13Bの表面にプラズマ窒化膜14を形成し、かつその上に層間絶縁膜15を成膜し、その後にプラズマ窒化膜14が露出されるまで層間絶縁膜15を研磨法を用いて研磨する。ダミー配線13Bによりプラズマ窒化膜14の面積が増大し、研磨のストッパ機能を高め、層間絶縁膜15等の過度の研磨が防止され、平坦化が実現される。
Claim (excerpt)：
絶縁膜上に所要パターンに形成された配線と、これら配線間の領域の前記絶縁膜上に前記配線と同一材料で形成されたダミー配線と、前記配線及びダミー配線の少なくとも上面に形成されたストッパ膜と、前記配線とダミー配線との間の領域の前記絶縁膜上に形成された前記配線及びダミー配線と略等しい厚さの層間絶縁膜とで構成され、前記ストッパ膜の研磨レートは前記層間絶縁膜の研磨レートに比較して大きいことを特徴とする半導体装置。
FI (2)：
H01L 21/88 K
, H01L 21/88 S
