Pat
J-GLOBAL ID：200903087311645874
デルタ-シグマ変調装置
イースティ ピーター チャールズ
, About イースティ ピーター チャールズ
スライト クリストファー
, About スライト クリストファー
ソープ ピーター ダミアン
About ソープ ピーター ダミアン
Applicant, Patent owner：
ソニー・ユナイテッド・キングダム・リミテッド
About ソニー・ユナイテッド・キングダム・リミテッド
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997280839
Publication number (International publication number)：1998322220
Application date： Oct. 14, 1997
Publication date： Dec. 04, 1998
Summary：
【要約】 (修正有)【課題】 次数を高めることなく、入力1ビット信号の雑音を除去する。【解決手段】 信号成分と雑音成分を含む1ビット信号が入力端子11を介して入力されるn(≧1)次のデルタ-シグマ変調装置は、p(>1)ビット信号を1ビット信号に再量子化して、当該装置の出力信号として出力する量子化器15と、入力1ビット信号と係数aの積と、出力信号と係数Aの積との加算値の積分値を求める第1段目の混合手段(1ビット乗算器121 、1ビット乗算器161 、加算器131 、遅延回路141 )と、入力1ビット信号と係数の積と、出力信号と係数の積と、前段の混合手段からの積分値との加算値の積分値を求める中間段のn-1個の混合手段と、入力1ビット信号と係数dの積と、前段の混合手段からの積分値との加算値を求め、量子化器15で再量子化されるpビット信号を生成する最終段の混合手段(1ビット乗算器124 、加算器134 )を備える。
Claim (excerpt)：
信号成分と雑音成分を含む1ビット信号が入力されるn(≧1)次のデルタ-シグマ変調装置において、p(>1)ビット信号を1ビット信号に再量子化して、当該デルタ-シグマ変調装置の出力信号として出力する量子化手段と、上記入力1ビット信号と係数の積と、上記出力信号と係数の積との加算値の積分値を求める第1段目の混合手段と、上記入力1ビット信号と係数の積と、上記出力信号と係数の積と、前段の混合手段からの積分値との加算値の積分値を求める中間段のn-1個の混合手段と、上記入力1ビット信号と係数の積と、前段の混合手段からの積分値との加算値を求めて、上記量子化手段で再量子化されるpビット信号を生成する最終段の混合手段と、を備え、当該デルタ-シグマ変調装置の入力1ビット信号に対する伝達関数は、下記式1で表され、【数1】上記量子化手段で発生する量子化雑音に対する伝達関数は、下記式2で表され、【数2】上記伝達関数における係数a1 〜an の少なくとも1つは1であり、係数b1 〜bn は1でない、ことを特徴とするデルタ-シグマ変調装置。
IPC (2)：
FI (2)：
Article cited by the Patent：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved