Pat
J-GLOBAL ID：200903087386080767
シリコン加速度計
Inventor：
Applicant, Patent owner：
Agent (1)：
草野 卓 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994320626
Publication number (International publication number)：1996178957
Application date： Dec. 22, 1994
Publication date： Jul. 12, 1996
Summary：
【要約】【目的】 振動、衝撃等の加速度のダイナミックな変化を計測する用途の加速度計に自己診断機能をもたせる。【構成】 ペンデュラム1はシリコン単結晶基板で作られ、枠部2,錘部3,梁部4を有する。ペンデュラム1の上側及び下側に錘部3の変位を制限する上部ストッパ8及び下部ストッパ9が配される。梁部4の上面に複数のピエゾ抵抗素子が形成され、それらを接続してブリッジ回路が構成される。その一方の対角に直流電圧を印加したとき他方の対角に発生した電圧が信号検出回路22で検出される。両ストッパの内面に第1,第2セルフテスト電極8a,9aが形成される。自己試験では電極8a,9aに第1試験電圧v1 =±Vo +Vo sin ωt、第2試験電圧V2 =±Vo -Vo sin ωtが印加され、ブリッジ回路の電源供給用の一方の接続点に接地電位を与え、他方の接続点に負の直流電圧±Eが与えられ、そのときのブリッジ出力が検出される。
Claim (excerpt)：
シリコン単結晶基板で形成され、枠部と、その枠部の内側に空隙を介して配された錘部と、その錘部と枠部とを橋絡して錘部を支持する薄肉の梁部とより成るペンデュラムと、そのペンデュラムの上側及び下側に重ねられ、対向する前記錘部及び梁部との間に空隙が形成され、前記錘部の変位を制限する上部ストッパ及び下部ストッパと、前記梁部の上面に前記ペンデュラムの導伝型(p型またはn型)と異なる導伝型(n型またはp型)で拡散形成された複数のピエゾ抵抗素子を接続して前記ペンデュラム上に形成されたブリッジ回路と、そのブリッジ回路の一方の対角に直流電圧を印加したとき、他方の対角に発生する入力加速度に対応した電圧を検出する信号検出回路とを具備するシリコン加速度計において、前記上部ストッパ及び下部ストッパを絶縁基板または半導体基板で構成し、それらの前記錘部と対向する内面に第1,第2セルフテスト電極をそれぞれ形成し、それらの第1,第2セルフテスト電極に、前記ペンデュラムの電位を基準にして第1試験電位(振幅Vo をもつ交流電圧に負または正の直流バイアス-Vo または+Vo が重畳されている)及び第2試験電位(前記交流電圧と極性が逆の交流電圧に負または正の直流バイアス-Vo または+Vo が重畳されている)をそれぞれ印加し、前記ブリッジ回路の一方の対角に直流電圧を印加し、他方の対角の出力を検出して、自己診断試験を行うようにしたことを特徴とする、シリコン加速度計。
IPC (2)：
Patent cited by the Patent：
Cited by examiner (5)
Show all
Return to Previous Page
