Pat
J-GLOBAL ID:200903087396089916

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 安富 耕二 (外1名)
Gazette classification:公開公報
Application number (International application number):1997301283
Publication number (International publication number):1999135585
Application date: Oct. 31, 1997
Publication date: May. 21, 1999
Summary:
【要約】【課題】 異方性エッチングによるコンタクト開口の形成に伴う、半導体基板上に生じる結晶欠陥を感度よく検出できる評価用デバイス(TEGパターン)を提供する。【解決手段】 一導電型の半導体基板11の表面に形成された絶縁膜14に異方性エッチングにより形成されたコンタクト開口17と、異方性エッチングにより生じた半導体基板11の結晶欠陥層16の深さ内に形成された浅い反対導電型の低濃度拡散層12と、該低濃度拡散層12と半導体基板11とで形成されるPN接合に逆バイアス電圧を印加する電極15A,15Bとを備え、逆バイアス電圧のリーク電流により結晶欠陥層を評価可能とした。
Claim (excerpt):
一導電型の半導体基板の表面に形成された絶縁膜に、異方性エッチングにより形成されたコンタクト開口と、前記異方性エッチングにより生じた半導体基板の結晶欠陥層の深さ内に形成された浅い反対導電型の低濃度拡散層と、該低濃度拡散層と前記半導体基板とで形成されるPN接合に逆バイアス電圧を印加する電極とを備え、前記逆バイアス電圧のリーク電流により前記結晶欠陥層を評価可能としたことを特徴とする半導体装置。
IPC (2):
H01L 21/66 ,  H01L 21/3065
FI (2):
H01L 21/66 L ,  H01L 21/302 A

Return to Previous Page