Pat

J-GLOBAL ID：200903087407442559

多層半導体装置及びその製造方法

Inventor： 堀内 道夫 ,  栗原 孝 ,  水野 茂
Applicant, Patent owner： 新光電気工業株式会社
Agent (1)： 石田 敬 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000191090
Publication number (International publication number)：2002009236
Application date： Jun. 21, 2000
Publication date： Jan. 11, 2002
Summary：

【要約】【課題】 半導体パッケージの製造において、半導体装置の小型化、薄型化を達成でき、且つ歩留りを向上することができ、且つ製造コストを削減できるようにすることである。【解決手段】 半導体チップ(12)を内蔵するフィルム状の半導体パッケージ(10)を、配線層のパッケージ収容孔(11a)に配置して回路基板を構成し、該回路基板を複数層積層すると共に、各回路基板の配線(13)を相互に、低融点金属(14)又はリードビーム・ボンディング(13b)により電気的に接続したことを特徴とする多層半導体装置が提供される。

Claim (excerpt)：

半導体チップを内蔵するフィルム状の半導体パッケージを、配線層のパッケージ収容孔に配置して回路基板を構成し、該回路基板を複数層積層すると共に、各回路基板の配線を相互に電気的に接続したことを特徴とする多層半導体装置。

IPC (5)：

H01L 25/10 ,  H01L 25/11 ,  H01L 25/18 ,  H01L 23/12 ,  H01L 23/52

FI (3)：

H01L 25/14 Z ,  H01L 23/12 N ,  H01L 23/52 C