Pat

J-GLOBAL ID：200903087507657528

半導体ウェーハおよび半導体装置ならびにその製造方法

Inventor： 榛葉 芳秋 ,  藤井 真二
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996036596
Publication number (International publication number)：1997232399
Application date： Feb. 23, 1996
Publication date： Sep. 05, 1997
Summary：

【要約】【課題】本発明は、半導体ウェーハにおいて、半導体チップのグロス数を落とすことなく、信頼性評価TEGを配設できるようにすることを最も主要な特徴とする。【解決手段】たとえば、略円形のシリコンウェーハ11上に四角形の半導体チップ121 ,122 ,〜,1256をショットする。この後、半導体チップの一部が欠けてしまうために、半導体チップの形成に利用できない、シリコンウェーハ11上のデッド・スペースにTEG13をショットする。このように、半導体チップ121 ,122 ,〜,1256が形成されている領域を除く、上記シリコンウェーハ11上の外周部にTEG13をショットするようにすることで、TEGを配置することによる、半導体チップの取得数の減少を防ぐ構成となっている。

Claim (excerpt)：

半導体チップが形成される領域の外周部に、信頼性を評価するためのTEG(Testing Element Group )を配設してなることを特徴とする半導体ウェーハ。

IPC (3)：

H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 21/66 Y ,  H01L 27/04 T