Pat

J-GLOBAL ID：200903087569950248

半導体記憶装置及びその読み出し方法

Inventor： 望月 義夫 ,  加藤 秀雄 ,  杉浦 伸竹
Applicant, Patent owner： 株式会社東芝
Agent (1)： 竹村 壽
Gazette classification：公開公報
Application number (International application number)：1993280616
Publication number (International publication number)：1995111097
Application date： Oct. 14, 1993
Publication date： Apr. 25, 1995
Summary：

【要約】 (修正有)【目的】 消費電力が少なく、ビット線の放電マージンが大きい、大幅に消費電力の少ないセンスアンプを備えた半導体記憶装置を提供する。【構成】 センス時に選択されるメモリセル8のドレインにつながるビット線をフローティングにし、ソースはグランドに落としてから、ワード線WL1を上げることによりビット線が放電するか否かをセンスし、リファレンスセルは、本体アレイ中に作り、同時に放電することを特徴としている。また、リファレンスセルの構造は、セルトランジスタが複数個直列につながった形にとなっており、その周辺に設けたビット線をもセルによって放電させるようにして本体側と同程度の容量にし、放電速度を遅らせ、センス時のマージンを広げるようにしている。従来方式に比べてセンス時にDC電流を消費しないので、ページリード方式におけるセンスアンプ数の増加が可能となり、構成素子数及びディメンジョンが小さくてすむ。

Claim (excerpt)：

マトリックス状に配置された複数のメモリセルと、マトリックス状に配置された複数のリファレンスセルと、前記メモリセル及び前記リファレンスセルのゲートが接続されている複数のワード線と、前記メモリセルのドレイン又は前記リファレンスセルのドレインが接続されている複数のビット線と、読み出し動作時において前記複数のメモリセルの中から読み出される所定のメモリセルを選択するビット線選択手段と、読み出し動作時にチャージされた前記選択されたメモリセルのドレイン側につながるビット線をフローティングにし、前記選択されたメモリセルとにつながるソース側ビット線を接地レベルにした状態で、ワード線をハイレベルにしたとき前記選択されたメモリセルのドレイン側につながるビット線が前記選択されたメモリセルを介して放電するか、ハイレベルのままかをリファレンスセルとの比較でセンスするセンスアンプと、前記選択されたリファレンスセルのドレインに強制的に電流を流し込む回路とを備えていることを特徴とする半導体記憶装置。