Pat

J-GLOBAL ID：200903087623858450

半導体装置の製造方法

Inventor： 篠原 衛
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山口 邦夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991297443
Publication number (International publication number)：1994029312
Application date： Nov. 13, 1991
Publication date： Feb. 04, 1994
Summary：

【要約】 (修正有)【目的】従来の製造装置(1〜2μmルール)を用いて、製造装置の加工限界を越えるサブミクロンのゲート電極あるいは配線パターンを形成する方法を提供する。【構成】半導体基板1上にゲート電極あるいは配線を形成する工程であって、ゲート電極あるいは配線形成予定領域をパターンエッジとするレジストパターン7を形成する工程と、上記半導体基板1の表面に、上記ゲート電極あるいは上記配線となる材料膜8を形成する工程と、上記レジスト7の側壁部分以外の上記材料膜8を除去する工程と、上記レジストパターン7を除去する工程と、上記ゲート電極または上記配線領域以外の上記材料膜8を除去する工程から構成される。

Claim (excerpt)：

半導体基板上に、ゲート電極あるいは配線を形成する工程であって、前記ゲート電極あるいは前記配線形成予定領域をパターンエッジとするレジストパターンを形成する工程と、前記半導体基板表面に前記ゲート電極または前記配線となる材料膜を形成する工程と、前記レジストの側壁部分以外の前記材料膜を除去する工程と、前記レジストパターンを除去する工程と、前記ゲート電極または前記配線領域以外の前記材料膜を除去する工程を含むことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/3205 ,  H01L 27/092

FI (3)：

H01L 29/78 301 P ,  H01L 21/88 A ,  H01L 27/08 321 D