Pat
J-GLOBAL ID：200903087648766720
半導体装置とその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992243007
Publication number (International publication number)：1994097193
Application date： Sep. 11, 1992
Publication date： Apr. 08, 1994
Summary：
【要約】【構成】トップゲート型半導体装置において、電極の上部かつ側面に結晶層を含んだコンタクト層3を有する半導体装置で基板1または基板1上に形成された一部の領域を選択的に他の領域よりもより高い温度に加熱し、膜形成とエッチングとを同時または交互に実行する。【効果】マスク枚数の低減による工程数の低減とTFTのオン,オフ比の向上を両立できる。
Claim (excerpt)：
絶縁基板上に形成したゲート電極,ゲート絶縁層,活性層、またはコンタクト層,ソース,ドレイン電極から構成される薄膜トランジスタから成るトップゲート型半導体装置において、電極の上部および側面に結晶層を含んだコンタクト層を有することを特徴とする半導体装置。
IPC (2)：
H01L 21/336
, H01L 29/784
