Pat
J-GLOBAL ID:200903087649725148

脆弱化された基板およびそのような基板の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 志賀 正武 (外7名)
Gazette classification:公表公報
Application number (International application number):2002500443
Publication number (International publication number):2003535472
Application date: May. 29, 2001
Publication date: Nov. 25, 2003
Summary:
【要約】本発明は、マイクロキャビティゾーン(4’)の存在によって脆弱化された基板(1)に関するものであって、マイクロキャビティゾーン(4’)が、基板(1)の一面(2)を有している薄層(5)を規定している場合に、マイクロキャビティ(4’)から、ガス種の全部または一部が排出されている。本発明は、また、そのような脆弱化された基板の製造方法に関するものである。さらに、本発明は、薄層を得るための方法に関するものである。さらに、本発明は、絶縁体上の半導体(セミコンダクター・オン・インシュレータ)タイプの構造を得るための方法に関するものである。本発明は、特に、マイクロエレクトロニクスや半導体分野に応用することができる。
Claim (excerpt):
脆弱化された基板(1,11)を製造するための方法であって、 -基板のゾーン(4,14)内へと少なくとも1つのガス種(3,13)を導入し、これにより、前記ゾーンのところに複数のマイクロキャビティを形成することによって、脆弱化された前記ゾーンにより、前記基板の一面(2,12)を有しているとともに後工程において分離されることとなる薄層(5,15)を規定するステップと; -前記脆弱化ゾーン(4,14)内の前記ガス種の全部または一部を排出するステップと;を具備することを特徴とする方法。
IPC (4):
H01L 27/12 ,  H01L 21/02 ,  H01L 21/265 ,  H01L 21/265 601
FI (4):
H01L 27/12 B ,  H01L 21/02 C ,  H01L 21/265 601 Q ,  H01L 21/265 Q
Patent cited by the Patent:
Cited by examiner (12)
Show all

Return to Previous Page