Pat
J-GLOBAL ID：200903087719187238
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1995203019
Publication number (International publication number)：1997051119
Application date： Aug. 09, 1995
Publication date： Feb. 18, 1997
Summary：
【要約】【課題】 ウェハ表面の受光領域を有機物等で汚染することなく、暗電流の少ない受光素子を容易に製造することのできる半導体装置の製造方法を提供する。【解決手段】 レジストパターンをマスクとしてSiN膜5をエッチングし、さらにこのSiN膜5をマスクとして、n-InGaAsコンタクト層4をエッチングして、アライメントマーク21を形成する。この後、受光領域20のSiN膜5をエッチング除去して、この領域にp型不純物であるZnを拡散させる。【効果】 フォトリソグラフィをアライメントマーク21を用いたオートアライメントにより行うことができ、アライメント作業の作業性が改善され、かつアライメント精度が向上する。さらに、Znの拡散工程の前に、受光領域20のSiN膜5はエッチング除去されるため、この領域のコンタクト層4の表面がレジスト等の残留有機物により汚染されることがなく、暗電流が低減される。
Claim (excerpt)：
第1導電型の半導体基板上に、アンドープの半導体からなる光吸収層、上記第1導電型の半導体からなる窓層、上記第1導電型の半導体からなるコンタクト層を順に成長させ、該コンタクト層上の全面に第1の絶縁膜を被着させる工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、以後の工程におけるフォトリソグラフィに用いるアライメントマークを形成すべき領域の上記第1の絶縁膜をエッチングし、さらに該第1の絶縁膜をマスクとして、上記コンタクト層、または上記コンタクト層及び上記窓層上層部分をエッチングして上記アライメントマークを形成する工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、フォトダイオードの受光領域の上記第1の絶縁膜をエッチングし、該第1の絶縁膜をマスクとして、上記第1の導電型とは逆の第2の導電型の不純物を上記受光領域の上記コンタクト層,上記窓層,及び上記光吸収層上層部分に拡散させ、該不純物が拡散された領域の導電型を上記第2の導電型に反転させる工程と、上記第1の絶縁膜を全面にわたってエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記窓層上の上記フォトダイオードの受光領域の周縁領域,及び上記アライメントマーク近傍の領域にのみ上記コンタクト層を残すように、これらの領域以外の領域の上記コンタクト層をエッチングする工程と、全面に反射防止膜となる第2の絶縁膜を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層上,及び上記アライメントマーク上の上記第2の絶縁膜をエッチングする工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記受光領域の周縁領域に残された上記コンタクト層表面に表面電極を形成し、さらに上記半導体基板裏面に裏面電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2)：
FI (2)：
H01L 31/10 A
, H01L 21/30 522 Z
