Pat
J-GLOBAL ID：200903087746833966
回路図入力装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993314775
Publication number (International publication number)：1995168870
Application date： Dec. 15, 1993
Publication date： Jul. 04, 1995
Summary：
【要約】【目的】 ライブラリの容量を可及的に小さくすることを可能にするとともに回路図の修正を容易に行うことを可能にする。【構成】 端子の接続情報がパラメータで与えられた、素子を表わすセルを有しているライブラリ2と、セルを選択する選択手段11と、選択されたセルを表示画面上の所定の位置に配置し、セルの端子を配線で接続して回路ブロックを作成する回路図作成手段14と、作成された回路図ブロック内のセルのパラメータ値を設定するパラメータ値設定手段12と、を備えていることを特徴とする。
Claim (excerpt)：
端子の接続情報がパラメータで与えられた、素子を表わすセルを有しているライブラリと、前記セルを選択する選択手段と、前記選択されたセルを表示画面上の所定の位置に配置し、前記セルの端子を配線で接続して回路ブロックを作成する回路図作成手段と、前記作成された回路図ブロック内の前記セルのパラメータ値を設定するパラメータ値設定手段と、を備えていることを特徴とする回路図入力装置。
IPC (2)：
FI (2)：
G06F 15/60 360 A
, H01L 21/82 C
