Pat

J-GLOBAL ID：200903087807672936

同期デジタルハイアラ-キ(SDH)伝送フレ-ム中でのポインタ処理を改善する方法および回路

Inventor： アレツサンドラ・ロツシ ,  アルベルト・ロメツテイ ,  ルカ・ラツエツテイ ,  ジヨバンニ・トラベルソ ,  アルベルト・ベツラート ,  セルジオ・カブリーニ ,  クラウデイオ・ジラルデイ
Applicant, Patent owner： アルカテル
Agent (1)： 川口 義雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999304895
Publication number (International publication number)：2000151536
Application date： Oct. 27, 1999
Publication date： May. 30, 2000
Summary：

【要約】【課題】 VC4_4c、VC4_16c、およびVC4_64c連結ペイロードを伴う同期デジタルハイアラーキ(SDH)伝送フレームの場合におけるポインタ処理を改善する方法および回路を提供すること。【解決手段】 既存の規格によって提案された技法は、連結または非連結ペイロードの場合にポインタ処理アルゴリズム中で使用するための2つの異なる状態図を提供するが、一方の図の状態から他方の図の状態へ自動的に移る解決策は開示されていない。本発明は、STM-4、STM-16、およびSTM-64フレームを処理する装置中で使用できるように構成された回路を提供し、この装置によって、VC4-4c、VC4-16c、およびVC4-64cペイロード連結の自動認識が行える。したがって、連結または非連結状態を事前に構成する必要がない。

Claim (excerpt)：

様々なAU4(AUX-Xc)に関係するポインタを解釈するために独立した形で動作し、x個のポインタの各々について、それぞれのアラーム指示信号(A1、A2、A3、...、Ax;int_AIS1、int_AIS2、...、int_AISx)と、それぞれのポインタの損失信号(L1、L2、L3、...、Lx;int_LOP1、int_LOP2、...、int_LOPx)と、正常状態信号(N1、N2、N3、...、Nx;int_NORM1;int_NORM2、...、int_NORMi)と、を生成することができる、第1の手段(POINT_INT#1、POINT_INT#2、POINT_INT#3、...、POINT_INT#x)を提供するステップを含んでいる、同期デジタルハイアラーキ(SDH)伝送フレームにおけるポインタ処理を改善する方法であって、前記第1の手段がさらに、すべてのポインタについて、それぞれの連結信号(C1、C2、C3、...、Cx)を生成することができ、前記方法が、全体状態が、正常な非連結状態(IND_NORM;NORM_STATE)であるか、または第1/第2の連結マクロ状態(CONC4_STATE、CONC16_STATE;CONC_STATE)であるかどうかを決定するための第2の手段(CONC_MACHINE_4;CONC_MACHINE)を介して受け取った解釈信号を処理する追加のステップを含むことを特徴とする方法。

IPC (2)：

H04J 3/00 ,  H04J 3/06

FI (3)：

H04J 3/00 W ,  H04J 3/00 U ,  H04J 3/06 Z