Pat

J-GLOBAL ID：200903087859239947

バイポーラトランジスタの製造方法

Inventor： 飯 沼 俊 彦 ,  近 藤 美紀子 ,  井 納 和 美 ,  勝 又 康 弘 ,  中 島 博 臣
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992220235
Publication number (International publication number)：1994069225
Application date： Aug. 19, 1992
Publication date： Mar. 11, 1994
Summary：

【要約】【構成】 ポリシリコン膜104の堆積時に、当該膜104とn- コレクタエピタキシャル層101との界面に、薄い界面酸化膜105を介在させておき、エピタキシャル層101へのベース・エミッタ拡散はその酸化膜105がボールアップされない温度条件で行う。これでポリシリコン膜104の単結晶化を膜104堆積時並びにベース、エミッタ拡散時を問わず防げる。よって不純物拡散の制御性が向上しプロファイルのばらつきが抑えられる。同時に、ベース・エミッタ拡散後に酸化膜105は1000°C以上の熱処理でボールアップさせ、ポリシリコン膜104とエミッタ拡散領域108との寄生抵抗をその酸化膜105で増大させることがない。したがって、エミッタ抵抗の低減とエミッタ・ベース接合部の不純物プロファイルの良好な制御性とが同時に可能なプロセスが得られる。【効果】 バイポーラトランジスタの動作速度の向上が図れる。

Claim (excerpt)：

半導体基板上にコレクタ領域となる第1導電型の半導体エピタキシャル層を形成する工程と、該半導体基板上に素子分離絶縁膜を形成する工程と、前記半導体エピタキシャル層に前記素子分離絶縁膜に隣接させて前記第1導電型とは逆導電型である第2導電型の外部ベース拡散領域を形成する工程と、前記半導体エピタキシャル層における前記外部ベース拡散領域により囲まれる領域上に温度条件次第でボールアップされる程度の薄い酸化膜を存在させた状態で、前記第2導電型の不純物を含むエミッタ電極用導体膜を形成する工程と、前記薄酸化膜がボールアップされる温度より低い温度条件での熱処理により前記導体膜の前記第2導電型不純物を前記半導体エピタキシャル層内へ拡散させることにより前記外部ベース拡散領域間に内部ベース拡散領域を形成する工程と、前記導体膜内に前記第1導電型の不純物を添加する工程と、該導体膜の前記第1導電型不純物を前記半導体エピタキシャル層内へ拡散させることにより前記内部ベース拡散領域上にエミッタ拡散領域を形成する工程とを含むことを特徴とするバイポーラトランジスタの製造方法。

IPC (3)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/165