Pat

J-GLOBAL ID：200903087883703034

CMOS回路

Inventor： スティーブン シー.アベリィ ,  アレクサンダー ジョージ ディキンソン ,  サディウス ジョン ガバラ ,  アラン エイチ.クラマー
Applicant, Patent owner： エイ・ティ・アンド・ティ・コーポレーション
Agent (1)： 三俣 弘文
Gazette classification：公開公報
Application number (International application number)：1995013282
Publication number (International publication number)：1995221631
Application date： Jan. 04, 1995
Publication date： Aug. 18, 1995
Summary：

【要約】【目的】 CMOS論理回路において、使用するデバイス総数を減少させ、場合により多重出力を与えると同時に、準静的抵抗散逸により断熱的挙動を実現する。【構成】 クロック信号により電力を供給されるCMOS論理回路であり、戦略的に配置されたダイオードの付加により、回路は断熱的に挙動することができる。実施例の回路は、クロック入力信号と直列に結合されたスイッチングダイオードからなる。一対のダイオードは一対の入力クロックと結合される。各入力クロックは、相補的な形で他のものと位相が180°ずれる。また、一対のダイオードはCMOS回路に結合されるが、この場合、入力クロックの1つの位相だけが回路の駆動に使用される。いずれの場合でも、CMOS回路は準静的抵抗散逸を示し、従って、断熱的に挙動する。追加要件は、ゲート間でデータを転送するクロックが必要なことである。

Claim (excerpt)：

電力供給手段としてクロック入力信号を使用するCMOS回路において、前記CMOS回路を準静的抵抗散逸作用を発揮可能にする回路であり、前記回路は前記クロック入力信号と直列に結合されたスイッチングダイオードからなることを特徴とするCMOS回路。

IPC (5)：

H03K 19/096 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/003 ,  H03K 19/0948

FI (2)：

H01L 27/04 F ,  H03K 19/094 B

Patent cited by the Patent：

Cited by examiner (1)

• 特開昭60-164351