Pat

J-GLOBAL ID：200903088044765683

半導体装置の製造方法

Inventor： 高橋 正志
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1993015515
Publication number (International publication number)：1994232369
Application date： Feb. 02, 1993
Publication date： Aug. 19, 1994
Summary：

【要約】【目的】 本発明は、表面が凹凸状の膜の部分を有する半導体装置(例えばメモリセルのキャパシタ部のストレージ電極を凹凸状にしたDRAM)の、その部分のモニターをより正確に行なうことと、表面を凹凸状にしたい部分と平坦にしたい部分(例えば配線部)とが混在する装置の製造工程をより簡単にすることを目的とし、同一基板上に表面が凹凸状の膜と平坦な膜とを同時に形成するようにしたものである。【構成】 本発明は、半導体基板上に、ポリシリコン膜6を形成した後、表面を平坦とする部分の上に、あらかじめシリコン酸化膜6aを形成しておき、それを一種のマスクとして機能させて、その酸化膜6aの下のポリシリコン膜6には凹凸を形成させず、酸化膜6aに覆われていない部分のポリシリコン膜6の部分のみに凹凸を形成するようにしたものである。

Claim (excerpt)：

(a)半導体基板上に、第1の膜を形成する工程、(b)前記第1の膜上に、後工程で表面を平坦にする部分の上に第2の膜を形成する工程、(c)前記第2の膜をマスク機能として使用し、該第2の膜に覆われていない部分の前記第1の膜の表面を粗面化する工程、以上の工程を含むことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 27/108 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 27/04

FI (3)：

H01L 27/10 325 M ,  H01L 21/88 A ,  H01L 27/10 325 C