Pat
J-GLOBAL ID：200903088097530742
半導体装置及びその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1992246858
Publication number (International publication number)：1994097437
Application date： Sep. 16, 1992
Publication date： Apr. 08, 1994
Summary：
【要約】【目的】溝ゲート型半導体装置の素子間分離用酸化膜に沿ったリーク電流の発生を抑制した半導体装置を提供すること。【構成】素子間分離用絶縁膜2で囲まれた第1導電型の半導体基板1の領域に、第2導電型の一組の拡散層4が間隔をおいて設けられ、この拡散層4のゲート電極9と重なりあう部分の一部は、素子間分離用絶縁膜2の端とある間隔をおいて配置されている半導体装置。ゲート電極9は、拡散層4上の第2導電型の拡散層5の間隙に設けられている。
Claim (excerpt)：
素子間分離用絶縁膜で囲まれた第1導電型の半導体基板領域に、該第1導電型とは導電型の異なる第2導電型の一組の拡散層が所望の間隔をおいて配置され、該一組の拡散層間に流れる電流を制御するために、半導体基板上にゲート絶縁膜を介してゲート電極が配置された電界効果トランジスタを有する半導体装置において、上記拡散層の上記ゲート電極と重なりあう部分の一部は、上記素子間分離用絶縁膜と所望の間隔をおいて配置されたことを特徴とする半導体装置。
IPC (2)：
FI (3)：
H01L 29/78 301 V
, H01L 27/06 102 B
, H01L 29/78 301 R
