Pat

J-GLOBAL ID：200903088100397358

半導体装置およびその製造方法

Inventor： 宮内 昭浩 ,  古川 亮一 ,  山本 智志
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 作田 康夫
Gazette classification：公開公報
Application number (International application number)：2002048958
Publication number (International publication number)：2003249648
Application date： Feb. 26, 2002
Publication date： Sep. 05, 2003
Summary：

【要約】【課題】バッファ膜を用いる歪シリコンチャネルトランジスタでは、歪シリコン膜の結晶性や表面ラフネスに起因するゲートリーク電流が発生し、トランジスタの動作特性が劣化してしまうため、ゲートリーク電流の小さい歪シリコンチャネルトランジスタの構造と製造方法を提供する。【解決手段】半導体基板の主表面上に形成されたソース領域となる第1半導体膜と、第1半導体膜上に積層された第2半導体膜と、第2半導体膜上に積層されたドレイン領域となる第3半導体膜を有する電界効果型トランジスタにおいて、第2半導体膜の側面上に第4半導膜を形成し、この第4半導体膜をチャネル領域とした半導体装置によって達成される。【効果】第2半導体膜の側面上にチャネル領域となる第4半導膜を直接、形成することで、結晶欠陥が少なく、表面ラフネスの小さい歪シリコン膜を得られ、ゲートリーク電流を低減できる効果を得られた。

Claim (excerpt)：

半導体基板の主表面上に形成された第1半導体膜と、前記第1半導体膜上に積層される第2半導体膜と、前記第2半導体膜上に積層された第3半導体膜と、前記第2半導体膜の積層されていない側面に定常状態の結晶格子定数とは異なった結晶格子定数を有する物質によって形成された第4半導膜とを有していることを特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092

FI (4)：

H01L 29/78 301 H ,  H01L 29/78 301 X ,  H01L 27/08 321 C ,  H01L 27/08 321 A

F-Term (44)：

5F048AA07 ,  5F048AB04 ,  5F048AC03 ,  5F048BA05 ,  5F048BA14 ,  5F048BB01 ,  5F048BB05 ,  5F048BC01 ,  5F048BC03 ,  5F048BD01 ,  5F048BD07 ,  5F048BD09 ,  5F048BE03 ,  5F048BG14 ,  5F140AA01 ,  5F140AA24 ,  5F140AB03 ,  5F140AC23 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BA16 ,  5F140BA17 ,  5F140BB04 ,  5F140BC13 ,  5F140BE07 ,  5F140BE16 ,  5F140BF01 ,  5F140BF04 ,  5F140BG08 ,  5F140BG14 ,  5F140BG28 ,  5F140BG38 ,  5F140BH02 ,  5F140BH05 ,  5F140BJ01 ,  5F140BJ04 ,  5F140BJ27 ,  5F140BK13 ,  5F140CB04 ,  5F140CC03 ,  5F140CC12 ,  5F140CE07 ,  5F140CE20