Pat
J-GLOBAL ID:200903088118565452

積層セラミック基板の製造方法及び積層回路基板

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1993300243
Publication number (International publication number):1995154073
Application date: Nov. 30, 1993
Publication date: Jun. 16, 1995
Summary:
【要約】【目的】絶縁層となる絶縁膜、ビアホール導体となる導体及び内部配線となる導体膜を積層した積層セラミック基板を電子部品の形状に適したキャビティーを簡単に形成でき、低背化が可能な積層セラミック基板の製造方法を提供し、また、それに電子部品を収納・配置た積層回路基板を提供する。【構成】本発明は、光硬化可能なモノマーを含有するセラミックスリップ材を塗布により絶縁膜10a〜10eを形成する工程、該絶縁膜10a〜10eでビアホール導体4となる位置及びキャビティー5が配置される位置に、露光・現像処理によって貫通凹部40、50を形成する工程、該貫通凹部40、50に、導電性ペーストを充填し、該絶縁膜10a〜10e上に内部配線3となる導体膜30を形成する工程を順次繰り返し、さらに、一体的に焼結した後に、電子部品ををキャビティー5内に接合配置する工程から成る積層積層セラミック基板の製造方法であり、また、キャビティー5内に電子部品2を配置し、さらに樹脂製被覆部材7で被覆した積層回路基板である。
Claim (excerpt):
複数の絶縁膜と、ビアホール導体を介して接続される内部配線パターンとなる導体膜とを互いに積層し、且つ表面側の所定絶縁膜に電子部品収納用キャビティーとなる開口を形成した積層体を一体的に焼成して成る積層セラミック基板の製造方法であって、前記積層体の形成が、(1)光硬化可能なモノマーを含有するセラミックスリップ材を塗布して絶縁膜を形成する工程と、(2)前記絶縁膜を選択的に露光・現像処理して、前記キャビティーが形成される位置に開口及び又はビアホール導体となる位置に貫通孔を形成する工程と、(3)前記絶縁膜のビアホール導体用貫通孔に導電性ペーストを充填してビアホール導体となる導体とを形成する工程(4)前記絶縁膜の表面に導電性ペーストを印刷して内部配線となる導体膜を形成する工程とを含み、且つ少なくとも(1)、(2)及び(3)の工程が、順次繰り返して行われることを特徴とする積層セラミック基板の製造方法。
Patent cited by the Patent:
Cited by examiner (3)
  • 感光性絶縁ペ-スト
    Gazette classification:公開公報   Application number:特願平4-117494   Applicant:東レ株式会社
  • 特開昭63-015491
  • 特開平4-024955

Return to Previous Page