Pat

J-GLOBAL ID：200903088139842863

半導体装置の製造方法

Inventor： 関田 好一
Applicant, Patent owner： 株式会社ジャパンエナジー
Agent (1)： 三好 秀和 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992287577
Publication number (International publication number)：1994140433
Application date： Oct. 26, 1992
Publication date： May. 20, 1994
Summary：

【要約】【目的】 リセス形状を一定にしてFETの特性を均一化した半導体装置の製造方法を提供することである。【構成】 半導体基板表面に、所定間隔で対向するオーミック電極対を形成すると共に前記所定間隔より小さい間隔で対向するオーミック電極対を検出用電極対として形成する工程と、前記検出用電極対を含む前記オーミック電極対の電極対間に開口部を有する保護膜を形成する工程と、前記半導体基板に陽極酸化を行い、この陽極酸化中における前記検出用電極対の露出時に該陽極酸化を停止して前記開口部下にリセス部を形成する工程と、前記リセス部にゲート電極を形成する工程とを順次実行する。

Claim (excerpt)：

半導体基板上に検出用電極を設ける工程と、リセス部を形成する領域及び検出用電極近傍に開口を有するマスクを形成する工程と、前記開口の領域に陽極酸化により凹部の形成を行う工程と、前記陽極酸化時において、検出用電極が露出したことを検出して、該陽極酸化を停止する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/316