接着型半導体基板と誘電体分離型バイポーラトランジスタの製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：鈴江武彦
Gazette classification：公開公報
Application number (International application number)：1993284780
Publication number (International publication number)：1995142502
Application date： Nov. 15, 1993
Publication date： Jun. 02, 1995
Summary：

【要約】【目的】接着型半導体基板の素子形成層の膜厚のばらつきを抑制する。【構成】Si基板11上にSiGe混晶層12、N型不純物を含むSi層13、高濃度のN型不純物を含むSiGe混晶層14、高濃度のN型不純物を含むSi層15の順番でエピタキシャル成長された第1の基板10を形成する工程と、Si基板21からなる第2の基板20を形成する工程と、第1の基板の表面および第2の基板の表面の少なくとも一方にSi酸化膜22を形成する工程と、この後、2枚の基板をお互いの表面同士を接触させて高温熱処理を行うことにより接着させる工程と、この後、第1の基板の裏面側をSiGe混晶層12が露出するまで選択的にエッチングする工程と、この後、第1の基板のSiGe混晶層12をN型不純物を含むSi層13が露出するまで選択的にエッチングする工程とを具備することを特徴とする。

Claim (excerpt)：

Si基板上にSiGe混晶層、N型不純物を含むSi層、高濃度のN型不純物を含むSiGe混晶層、高濃度のN型不純物を含むSi層の順番でエピタキシャル成長された第1の基板を形成する工程と、Si基板からなる第2の基板を形成する工程と、上記第1の基板の表面および第2の基板の表面の少なくとも一方にSi酸化膜を形成する工程と、上記少なくとも一方にSi酸化膜が形成された2枚の基板をお互いの表面同士を接触させて高温熱処理を行うことにより接着させる工程と、この後、前記第1の基板の裏面側を前記SiGe混晶層が露出するまで選択的にエッチングする工程と、この後、前記第1の基板のSiGe混晶層を前記N型不純物を含むSi層が露出するまで選択的にエッチングする工程とを具備することを特徴とする接着型半導体基板の製造方法。

IPC (6)：

H01L 21/331 , H01L 29/73 , H01L 21/18 , H01L 21/762 , H01L 21/84 , H01L 27/12

FI (3)：

H01L 29/72 , H01L 21/76 D , H01L 21/84

Patent cited by the Patent：

Cited by examiner (5)

特開平1-196169
バイポ-ラトランジスタ
Gazette classification：公開公報 Application number：特願平4-063448 Applicant：株式会社東芝
特表平4-506587

Show all

Return to Previous Page