Pat
J-GLOBAL ID：200903088170875052
犠牲酸化膜蒸着およびケミカルメカニカルポリシングを利用する最適スタック型コンテナキャパシタDRAMセル
Inventor：
,
Applicant, Patent owner：
Agent (1)：
田澤 博昭 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993078582
Publication number (International publication number)：1994013570
Application date： Mar. 15, 1993
Publication date： Jan. 21, 1994
Summary：
【要約】【目的】 本発明は既存のスタック型キャパシタ製造プロセスを改良して三次元スタック型コンテナキャパシタを製造することを目的とする。【構成】 本発明によれば、異なるエッチング率を有する2つの酸化膜21,31がエッチングされ、それによりそれ自体で独立しているポリシリコンコンテナ構造体51を形成し、それは100%(すなわち全て)の高いエッチング率の酸化膜31を除去し、そして所定量のコンテナ構造体51を包囲する酸化膜21をそのまま残すことで、記憶ノード電極として利用される。
Claim (excerpt)：
開始基板の既存のトポグラフィーに均一かつ反復可能な導電性コンテナ構造体(12)を製造する方法であって、a)前記既存のトポグラフィー上を覆う第1のエッチング率を有する第1の絶縁層(21)を形成し、b)前記第1の絶縁層(21)中に開口部をパターニングおよびエッチングし、それにより開口部はコンテナ形状(22)を形成し、c)前記第1の絶縁層(21)および前記コンテナ形状(22)の上に整合的な第1の導電層(23)を形成し、それにより前記コンテナ形状(22)をライニングし、d)前記第1の導電層(23)上を覆う第2のエッチング率を有する第2の絶縁層(31)を形成し、e)前記第2の絶縁層(31)を除去して前記第1の導電層(23)の上部を露出させ、f)前記の露出した上部の第1の導電層(23)を除去して下部の前記第1の絶縁層(21)を露出させ、それにより前記第1の導電層(23)を分離して内壁および外壁を有する独立した前記導電性コンテナ(51)とし、g)前記第2の絶縁層(31)が完全に除去されるように前記第1および第2の絶縁層(21,31)を除去して、それにより前記導電性コンテナ(51)の内壁の全体を露出させ、そして前記第1の絶縁層(21)を部分的に除去して、それにより前記導電性コンテナ(51)の外壁の上部を露出させ(ここで部分的に残留する第1の絶縁層(21)は下部の基板トポグラフィーおよび引続いて形成された層の間に絶縁を与える)、h)前記コンテナ(51)および前記の部分的に残留する第1の絶縁層(21)の前記露出した壁および内部の底部の上および同じ表面に第3の絶縁層(71)を形成し、そしてi)前記第3の絶縁層(71)の上および同じ表面に第2の導電層(72)を形成する工程を含む方法。
IPC (2)：
Patent cited by the Patent：
Return to Previous Page
