Pat

J-GLOBAL ID：200903088187788617

CRT焼き付防止保護回路

Inventor： 清水 彰
Applicant, Patent owner： 株式会社富士通ゼネラル
Gazette classification：公開公報
Application number (International application number)：1992145312
Publication number (International publication number)：1993344371
Application date： Jun. 05, 1992
Publication date： Dec. 24, 1993
Summary：

【要約】【目的】 カラーテレビ受信機をファミコンなどのテレビゲームに使用した場合において、電源の消し忘れなどにより長時間ハイコントラストの同一静止画像を映出したことにより生じるCRT蛍光体の焼き付を未然に防止する。【構成】 A/D変換回路3で1フィールドおきに輝度信号21をディジタル信号化し、一つのフィールドデータとその前にディジタル信号化したフィールドデータとを減算回路5で減算する。減算回路出力が零であれば双方の信号は同一と判別する。この同一か否かの比較を所定時間行う。所定時間とはカウンタ7が垂直同期信号を最大限カウントするに至る所要時間であり、カウンタのビット数で決まる。この所定時間に該減算回路出力が零を継続したときは、映像は変化していない、つまり静止画と判別し、コンパレータ8よりコントラストを下げるべく信号24を出力する。動画になったときはカウンタ7をリセットする。

Claim (excerpt)：

DCコントロールによりコントラスト調節を可能とした映像処理回路を設けてなるカラーテレビ受信機において、入力された輝度信号から分離した同期信号により、該輝度信号がインターレース方式の信号か、ノンインターレース方式の信号か、またはランダムインターレース方式の信号かのいずれであるかを判別するフィールド判別回路と、該フィールド判別回路よりの判別信号に従い、インターレース方式の場合には偶数フィールドまたは奇数フィールドのいずれか定めた一方の輝度信号を、ノンインターレース方式またはランダムインターレース方式の場合には一つおきのフィールドの輝度信号をそれぞれアナログからディジタル信号に変換するA/D変換回路と、該A/D変換回路出力のディジタル信号のうちの上位4ビットからなる画素データをフィールドごとに記憶するフィールドメモリと、該A/D変換回路出力とフィールドメモリ出力とを減算して双方のレベル差を出力する減算回路と、前記同期信号から分離した垂直同期信号をカウントするカウンタと、該カウンタの最大カウント数に至るまでの所要時間ごとに該減算回路よりのレベル差を監視し、該所要時間の間にレベル差がないときにはコントラストを下げるべく信号を出力する一方、該所要時間の間にレベル差が認められたときには前記カウンタをリセットする信号を出力するコンパレータとで構成し、一定時間内に映像信号の変化がないときにはコントラストを下げるようにしたことを特徴とするCRT焼き付防止保護回路。

IPC (5)：

H04N 3/20 ,  G09G 1/00 ,  G09G 5/04 ,  H04N 5/57 ,  G09G 1/16