Pat

J-GLOBAL ID：200903088243722497

相補型半導体装置

Inventor： 眞野 三千雄
Applicant, Patent owner： ソニー株式会社
Agent (1)： 土屋 勝
Gazette classification：公開公報
Application number (International application number)：1994338340
Publication number (International publication number)：1996186179
Application date： Dec. 28, 1994
Publication date： Jul. 16, 1996
Summary：

【要約】【目的】 PチャネルトランジスタとNチャネルトランジスタとで特性をバランスさせ、且つ製造を容易にする。【構成】 Pチャネルトランジスタ及びNチャネルトランジスタの何れのゲート電極の導電型もP型である。Pチャネルトランジスタが表面チャネル型であるので、低い閾値電圧を得ることができて、埋め込みチャネル型と略同等程度の電流駆動能力を得ることが可能である。一方、Nチャネルトランジスタが埋め込みチャネル型であるが、閾値電圧がそれほどには大きくならず、表面チャネル型に比べて電流駆動能力の低下が少ない。しかも、ゲート電極の不純物が相互拡散せず、ゲート電極の不純物濃度の低下による閾値電圧の変動がない。

Claim (excerpt)：

Pチャネルトランジスタ及びNチャネルトランジスタの何れのゲート電極の導電型もP型であることを特徴とする相補型半導体装置。

IPC (2)：

H01L 21/8238 ,  H01L 27/092