Pat

J-GLOBAL ID：200903088349158450

半導体装置およびその製造方法

Inventor： 伊藤 信哉
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996237545
Publication number (International publication number)：1998084039
Application date： Sep. 09, 1996
Publication date： Mar. 31, 1998
Summary：

【要約】【課題】複数層のポリ・アセチレン膜を含んでなる多層配線を提供する。【解決手段】第1の層間絶縁膜105の平坦化された表面上に設けられたポリ・アセチレン膜111の所要領域がドーピングされて上層配線層111aが形成される。ポリ・アセチレン膜111を覆う第2の層間絶縁膜は酸化シリコン膜114にポリ・イミド膜115が積層してなり平坦な上面を有する。スルー・ホール116は導電性のポリ・アセチレン膜からなるコンタクト・プラグ121aにより充填される。第2の層間絶縁膜を覆うポリ・アセチレン膜131の所要領域がドーピングされて上層配線層131aが形成される。

Claim (excerpt)：

半導体基板の表面あるいは表面上に設けられた下層配線層は平坦化された上面を有する第1の層間絶縁膜により覆われ、該第1の層間絶縁膜には該下層配線層に達するコンタクト・ホールが設けられ、該コンタクト・ホールは金属材料を含んでなるコンタクト・プラグにより充填され、前記第1の層間絶縁膜の上面は絶縁性の第1のポリ・アセチレン((CH2 )X )膜により全面が覆われ、少なくとも前記コンタクト・プラグの上端を含んでなる該第1のポリ・アセチレン膜の第1の所要領域には、該第1のポリ・アセチレン膜が選択的に導電性のポリ・アセチレン膜に変換されてなる第1の上層配線層が設けられ、前記第1の上層配線層を含めて前記第1のポリ・アセチレン膜は、少なくとも無機系絶縁膜とポリ・イミド膜とを含んでなる積層膜からなる第2の層間絶縁膜により全面が覆われ、該第2の層間絶縁膜には前記第1の上層配線層に達するスルー・ホールが設けられ、前記第2の層間絶縁膜の少なくとも上面は絶縁性の第2のポリ・アセチレン膜により全面が覆われ、少なくとも前記スルー・ホールを含んでなる該第2のポリ・アセチレン膜の第2の所要領域には、該第2のポリ・アセチレン膜が選択的に導電性に変換されてなる第2の上層配線層が設けられていることを特徴とする半導体装置。

IPC (3)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/314

FI (3)：

H01L 21/90 C ,  H01L 21/28 301 Z ,  H01L 21/314 A