Pat
J-GLOBAL ID：200903088395777254
半導体記憶装置
Inventor：
Applicant, Patent owner：
,
Agent (1)：
佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992077291
Publication number (International publication number)：1993282881
Application date： Mar. 31, 1992
Publication date： Oct. 29, 1993
Summary：
【要約】【構成】 B点のプル・アップ手段として可変電位設定回路VE1 が接続されている。この回路VE1 は、トランジスタTr6D ,Tr11 からなり、Tr6D ,Tr11 の駆動能力の関係はPb1<Pb2となるように設定され、ダミー側のプル・アップ駆動能力が二通りに可変できるように構成されている。この二通りの駆動能力は、一つは従来例と同じ駆動能力Pb1、もう一つは従来例の駆動能力よりも若干強い駆動能力Pb2である。Tr6D ,Tr11 、コントロール信号CEを用いて通常モード、書込み/ベリファイモードで切替えられるよう設定される。【効果】 十分な書込み量ないしは消去量により外乱による電位変動を吸収し、正確な記憶内容の読出しが可能となる。
Claim (excerpt)：
本体セルの記憶内容をその本体セル側入力部とダミーセル側入力部との電位差として検出するセンスアンプと、前記本体セル側入力部及びダミーセル側入力部に設けられ、前記本体セルへの書込み・消去の少なくとも一方のモードと該本体セルからの読出しモードとで前記本体セル側入力部及びダミーセル側入力部間の電位差設定駆動能力を可変とした可変電位差設定回路とを備えている半導体記憶装置。
IPC (2)：
FI (2)：
G11C 17/00 309 B
, H01L 27/10 434
