Pat

J-GLOBAL ID：200903088509387010

半導体装置及びその製造方法

Inventor： 赤井 澄夫 ,  上 浩則 ,  宮島 久和
Applicant, Patent owner： 松下電工株式会社
Agent (1)： 安藤 淳二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998210852
Publication number (International publication number)：2000049334
Application date： Jul. 27, 1998
Publication date： Feb. 18, 2000
Summary：

【要約】【課題】 短チャネル効果を抑制し、パンチスルー耐圧の高い半導体装置及びその製造方法を提供する。【解決手段】 単結晶シリコン基板1の一主表面上に形成されたシリコン酸化膜を介して不純物のイオン注入及びアニール処理を行うことにより、ウェル領域を形成する。そして、レジストマスクを用いてLOCOS膜2形成箇所に、p型不純物をイオン注入する。続いて、シリコン酸化膜上にシリコン窒化膜を形成し、レジストマスクを用いてシリコン窒化膜のエッチングを行うことにより開口部を形成し、開口部が形成されたシリコン窒化膜をマスクとして、LOCOSを行うことにより、LOCOS膜2を形成し、レジストマスク,シリコン窒化膜及びシリコン酸化膜を除去する。次に、フォトリソグラフィ技術及びエッチング技術を用いて溝部4を形成し、単結晶シリコン基板1の一主表面上にシリコン酸化膜5を形成する。次に、溝部4内に絶縁ゲート6を形成し、n型不純物をイオン注入及びアニール処理を行うことにより、ドレイン領域8及びソース領域9を形成する。

Claim (excerpt)：

一主表面にウェル領域が形成された半導体基板と、該半導体基板の一主表面に形成された溝部と、前記溝部に酸化膜を介して形成されたポリシリコン層と、前記溝部を挟んで前記半導体基板の一主表面に深さ方向に不純物濃度勾配を持って形成されたドレイン領域及びソース領域とを有する半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/316

FI (3)：

H01L 29/78 301 P ,  H01L 21/94 A ,  H01L 29/78 301 V

F-Term (26)：

4M108AB04 ,  4M108AB09 ,  4M108AB36 ,  4M108AC34 ,  4M108AD13 ,  4M108BB01 ,  4M108BC05 ,  4M108BC23 ,  4M108BD08 ,  4M108BE05 ,  5F040DA00 ,  5F040DA17 ,  5F040DC01 ,  5F040EC07 ,  5F040EC20 ,  5F040EC26 ,  5F040EE02 ,  5F040EE04 ,  5F040EF01 ,  5F040EF02 ,  5F040EF11 ,  5F040EH02 ,  5F040EK01 ,  5F040EK02 ,  5F040FC05 ,  5F040FC10