Pat
J-GLOBAL ID：200903088532064481
再結晶化浮動ゲートを有する電気的に変更可能な単一トランジスタ不揮発性半導体記憶装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
山崎 行造 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991305425
Publication number (International publication number)：1993136425
Application date： Oct. 24, 1991
Publication date： Jun. 01, 1993
Summary：
【要約】 (修正有)【目的】再結晶化浮動ゲートを有する電気的に変更可能な単一トランジスタ不揮発性半導体記憶装置の提供。【構成】記憶セル10の第1導電型基板12内に、チャネル区域18を有するソース16及びドレーン区域14、第1の絶縁層20を設定する。浮動ゲート22を、静電容量を最大化すべく、チャネル区域の一部分とドレーン区域の一部分を覆って伸長させる。第2の絶縁層25には、浮動ゲートに至近で隣接する側壁部分とを覆う上部壁部分を持たせ、フォーラー・ノーダイムのトンネル効果で突き抜ける厚さとする。制御ゲート29には、電気的に結合される2つの部分を持たせる。第1の部分24は、第1絶縁層を覆い、第2絶縁層の側壁に至近で隣接させる。第2の部分26は、浮動ゲートとの静電容量を最小化すべく、第2絶縁層の上部壁部分を覆って配列する。
Claim (excerpt)：
複数の記憶場所と、複数の行アドレス線路と、複数の桁アドレス線路と、1つの共通線路とを有する電気的にプログラム化及び消去が可能な記憶装置であって、該複数の行アドレス線路の1つと該複数の桁アドレス線路の1つとの各組み合わせによって該複数の記憶場所の異なる1つが設定され、更に該複数の記憶場所の各々が単一のトランジスタから成り、該単一トランジスタが、該共通線路に結合されるソースと、該複数の桁アドレス線路の関連している1つに結合されるドレーンと、該複数の行アドレス線路の関連している1つに結合される制御ゲートと、該制御ゲートと該ドレーン及び該ソースとの間に配置され、該ドレーンに静電容量結合される浮動ゲートと、該桁アドレス及び行アドレス線路の関連している線路が該共通線路の電圧より高い第1の所定の電圧に上昇された時に、該1つの関連している桁アドレス線路に印加される電圧を該1つの関連している行アドレス線路に印加される電圧よりも高くして、急激な電圧降下によって発生されるホット・エレクトロンを該浮動ゲートに注入するための装置と、該関連している行アドレス線路が該関連している桁アドレス線路の電圧より高い第2の所定の電圧に上昇された時に、該浮動ゲートから該制御ゲートへの電荷のフォーラー・ノーダイムのトンネル効果を誘起するための装置とから成る、記憶装置。
IPC (2)：
H01L 29/788
, H01L 29/792
