Pat

J-GLOBAL ID：200903088545477661

薄膜抵抗体とそれを内蔵した多層回路基板の製造方法

Inventor： 松崎 永二 ,  成塚 康則 ,  池田 省二 ,  釼持 秋広
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992285769
Publication number (International publication number)：1994140215
Application date： Oct. 23, 1992
Publication date： May. 20, 1994
Summary：

【要約】【目的】Cr、Si、Oを主成分とする抵抗膜を用いた薄膜抵抗体とそれを内蔵した多層回路基板の抵抗値歩留りを高くする。【構成】下地基板100上にCr、Si、Oを主成分とする抵抗膜1と電極膜2からなる積層膜を形成する。140°C〜300°Cの熱処理を施してから薄膜抵抗体の製造プロセスを通し、電極3・4を形成する。次いで、保護層パターン5を形成した。【効果】製造工程の熱履歴の影響を受けることなく抵抗層のシート抵抗値と熱処理安定化工程における抵抗変化率を正しく把握できるようになり、前記薄膜抵抗体やこれを内蔵させた多層回路基板を抵抗歩留り高く製造できるようになる。

Claim (excerpt)：

クロム(Cr)、シリコン(Si)、酸素(O)を主成分とした薄膜を抵抗層とした薄膜抵抗体の製造方法において、140°C〜300°Cの加熱処理を施す加熱処理工程を設け、当該加熱処理工程後に前記抵抗体層の加工や前記薄膜抵抗体の電極パターンを形成することを特徴とする薄膜抵抗体の製造方法。

IPC (4)：

H01C 17/06 ,  H01C 7/00 ,  H05K 1/16 ,  H05K 3/46