金属表面処理方法、多層回路基板の製造方法、半導体チップ搭載基板の製造方法、半導体パッケージの製造方法及び半導体パッケージ

Inventor： , , , , ,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：2003160639
Publication number (International publication number)：2004363364
Application date： Jun. 05, 2003
Publication date： Dec. 24, 2004
Summary：

【課題】配線の表面に1μmを超す程度の凹凸を形成することなく層間絶縁層と配線の接着強度が確保でき、高速電気信号を効率よく伝送可能な多層回路基板(マザーボード、半導体チップ搭載基板)と半導体パッケージ等の製造方法を提供する。【解決手段】コア基板の片面または両面に、層間絶縁層と配線を複数層形成する多層配線基板の製造方法において、前記配線表面を、イミダゾール系シランカップリング剤を含んだ溶液により処理した後、水洗を行い、さらに50°C未満の温度において乾燥する工程を有する多層回路基板の製造方法。【選択図】図1

Claim (excerpt)：

金属表面を、イミダゾール系シランカップリング剤を含んだ溶液により処理した後、水洗を行い、さらに50°C未満の温度において乾燥することを特徴とする金属表面処理方法。

IPC (4)：

H05K3/38 , C23C22/05 , H01L23/12 , H05K3/46

FI (5)：

H05K3/38 B , C23C22/05 , H05K3/46 B , H05K3/46 Q , H01L23/12 N

F-Term (44)：

4K026AA06 , 4K026BA02 , 4K026BB10 , 4K026CA16 , 4K026CA27 , 4K026DA03 , 4K026DA11 , 5E343AA02 , 5E343AA12 , 5E343BB24 , 5E343CC22 , 5E343CC33 , 5E343DD25 , 5E343DD43 , 5E343EE52 , 5E343EE56 , 5E343GG02 , 5E346AA06 , 5E346AA12 , 5E346AA15 , 5E346AA43 , 5E346CC08 , 5E346CC32 , 5E346CC54 , 5E346CC55 , 5E346DD03 , 5E346DD25 , 5E346DD33 , 5E346DD44 , 5E346EE33 , 5E346EE38 , 5E346FF01 , 5E346FF04 , 5E346FF07 , 5E346FF15 , 5E346FF18 , 5E346GG15 , 5E346GG17 , 5E346GG18 , 5E346GG19 , 5E346GG22 , 5E346GG27 , 5E346HH07 , 5E346HH11

Patent cited by the Patent：

Cited by examiner (7)

プリント配線板及びその製造方法
Gazette classification：公開公報 Application number：特願平5-262170 Applicant：松下電器産業株式会社
印刷回路用銅箔
Gazette classification：公開公報 Application number：特願平10-163248 Applicant：三井金属鉱業株式会社
印刷回路用銅箔
Gazette classification：公開公報 Application number：特願平9-147070 Applicant：株式会社ジャパンエナジー, 日鉱グールド・フォイル株式会社

Show all

Return to Previous Page