Pat

J-GLOBAL ID：200903088598947457

MCUのパワーダウン制御方式

Inventor： 門脇 智彦 ,  近松 裕之 ,  唐沢 豊 ,  穂積 理学 ,  杉原 英文
Applicant, Patent owner： インテル・コーポレーション
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1992024329
Publication number (International publication number)：1993324139
Application date： Jan. 16, 1992
Publication date： Dec. 07, 1993
Summary：

【要約】【目的】 複数の機能部を内蔵したMCU(マイクロコントローラ装置)において、装置全体の消費電力の低減を図る。【構成】 CPUを含む複数の機能部への電源供給を各個に停止するパワーセーブ制御レジスタ600を設け、例えばAD変換部200〜オペアンプ部500の各部に対する電源を個別に供給または供給停止する場合には、それぞれ対応するADビット〜OPビットを「0」または「1」に設定すると、スイッチSW1〜SW4が閉・開され、この結果、DA変換部300〜オペアンプ部500に対し、個別に電源の供給または停止が制御される。したがって、非使用状態にある機能部への電源の停止を行えば、装置全体の消費電力が低減される。

Claim (excerpt)：

MCUに複数の機能部を収容し各種の機能動作を行う装置において、CPUを含む複数の機能部への電源供給を各個に停止するレジスタ部を備えたことを特徴とするMCUのパワーダウン制御方式。