Pat

J-GLOBAL ID：200903088749873825

絶縁ゲート型半導体装置およびその製造方法

Inventor： 上杉 勉
Applicant, Patent owner： 株式会社豊田中央研究所
Agent (1)： 布施 行夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994339295
Publication number (International publication number)：1996186254
Application date： Dec. 28, 1994
Publication date： Jul. 16, 1996
Summary：

【要約】【目的】 絶縁ゲート型半導体装置のオン抵抗を増大させることなく、アバランシェ耐量やラッチアップ耐量を向上させることである。【構成】 ドレイン電極90が接続されたn+型半導体基板10、ならびにn-型半導体基板20によってドレイン領域が構成される。n-型半導体基板20の表面部には、p型のボディ領域(ボディp層)30が形成され、ボディ領域30の表面部にソース領域(110,120)が形成されている。参照番号110はn+型(高濃度)ソース領域であり、参照番号120はn-型(低濃度)ソース領域である。高濃度ソース領域110,低濃度ソース領域120は共に、ポリシリコンからなるゲート電極60をマスクとして使用するDSA法を用いて形成されている。このため、寄生トランジスタQ1がオンしにくくなる。

Claim (excerpt)：

半導体基板の一方の表面に設けられた、ドレイン電極またはコレクタ電極が接続される第1の領域と、前記半導体基板の他方の表面部に設けられた、ボディ領域またはベース領域となる第1導電型の第2の領域と、この第2の領域の表面部に設けられた、ソース領域またはエミッタ領域となる第2導電型の第3の領域と、この第3の領域と前記半導体基板とに挟まれた前記第2の領域の表面部に設けられるチャネル領域における、チャネルの形成/非形成を制御する絶縁ゲートとを有し、この絶縁ゲートは、前記チャネル領域ならびに前記第3の領域の一部と重なりを有する形態で前記半導体基板の他方の表面に設けられた絶縁膜を介して設けられており、絶縁ゲートと重なりを有する前記第3の領域の一部の不純物濃度は、その第3の領域の、前記絶縁ゲートと重なりを有しない他部の不純物濃度より低く設定されていることを特徴とする絶縁ゲート型半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 21/265 ,  H01L 21/336

FI (3)：

H01L 29/78 652 B ,  H01L 21/265 F ,  H01L 29/78 658 E