Pat

J-GLOBAL ID：200903089015361855

半導体装置の製造方法

Inventor： 三浦 隆雄
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1991285071
Publication number (International publication number)：1993129170
Application date： Oct. 30, 1991
Publication date： May. 25, 1993
Summary：

【要約】【目的】低抵抗層のある半導体ウエハを別の半導体ウェハに張り合わせてSOI基板を形成する工程を含む半導体装置の製造方法に関し、張り合わせ強度を減少させないことを目的とする。【構成】低抵抗層を形成するための不純物を導入した第1の半導体ウェハ1のその不純物を活性化せずに、第2の半導体ウェハ2に張り合わせた後にアニール処理するか、又は、不純物導入面に生じる凹凸を研磨によって平坦化した後に半導体ウェハ同士を張り合わせてアニールする工程を含み構成する。

Claim (excerpt)：

第1の半導体ウェハ(1,7,14)の所望領域に、一導電型の不純物を少なくとも1種類導入する工程と、前記第1の半導体ウェハ(1,7,14)の不純物導入面を第2の半導体ウェハ(2,5,10,12,16,18)に張り合わせた後に前記不純物の導入部分を活性化するための、熱処理を行う工程とを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/02 ,  H01L 21/22 ,  H01L 21/304 321 ,  H01L 27/12