Pat

J-GLOBAL ID：200903089083792686

バンプ構造体の製造方法

Inventor： 小松 哲郎 ,  小野 美智子 ,  田嶋 尚之
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996135049
Publication number (International publication number)：1997321049
Application date： May. 29, 1996
Publication date： Dec. 12, 1997
Summary：

【要約】【課題】バンプを形成するめっき工程においてバリアメタル層との界面にめっきが成長することはなく、めっき制御が容易に行え、めっき液の汚染および電極間のショートを防止できるバンプの形成方法を提供することにある。【解決手段】ウエハ11上の電極パッド12にバリアメタル層14を介してバンプ18を形成するバンプの形成方法において、前記バリアメタル層14に薄膜レジスト15を塗布する第1の工程と、前記薄膜レジスト15上に厚膜レジスト16を塗布する第2の工程と、前記電極パッド12に対向する前記薄膜レジスト15および厚膜レジスト16を除去して前記電極パッド12を露出させる第3の工程と、露出された前記電極パッド12にめっきによってバンプ18を形成する第4の工程とを具備したことを特徴とする。

Claim (excerpt)：

半導体ウエハと、この半導体ウエハ上に設けられた電極パッドと、前記電極パッド上に形成されたバンプと、前記電極パッドと前記バンプとの間に介挿され前記電極パッドに含まれる金属のバンプ側への拡散防止のためのバリアメタル層とを具備するバンプ構造体の製造方法において、前記バリアメタル層に第1のレジストを塗布する第1の工程と、前記第1のレジスト上に前記第1のレジストよりも少なくとも5倍以上の膜厚を有する第2のレジストを塗布する第2の工程と、前記第1のレジスト及び前記第2のレジストのうち少なくとも前記電極パッドを被覆する領域の前記第1のレジスト及び前記第2のレジストを除去して前記電極パッドを露出させる第3の工程と、前記露出している電極パッド上に前記バンプをめっきにより形成する第4の工程とを具備することを特徴とするバンプ構造体の製造方法。

IPC (2)：

H01L 21/321 ,  H01L 21/60 311

FI (4)：

H01L 21/92 604 B ,  H01L 21/60 311 S ,  H01L 21/92 602 J ,  H01L 21/92 604 S