Pat

J-GLOBAL ID：200903089115269573

半導体装置

Inventor： 赤川 雅俊
Applicant, Patent owner： 新光電気工業株式会社
Agent (1)： 綿貫 隆夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993118422
Publication number (International publication number)：1994334098
Application date： May. 20, 1993
Publication date： Dec. 02, 1994
Summary：

【要約】【目的】 半導体チップを搭載するキャビティ凹部が接続用ピンの立設面に開口されているキャビティダウン型の半導体装置において、半導体装置を形成するパッケージ本体とキャビティ凹部を覆う回路基板との組立を容易に行うことのできる半導体装置を提供する。【構成】 半導体チップ14が搭載されたパッケージ本体10のキャビティ凹部24が開口されたパッケージ面に、複数本の接続用ピン16が立設されたキャビティダウン型の半導体装置において、該キャビティ凹部24の開口部を覆うように配設された、電気絶縁性樹脂層から成る回路基板11の配線パターンとパッケージ本体10の配線パターンとが、可撓性フィルムから成るフレキシブル基板20の配線パターンを介して電気的に接続されていると共に、回路基板11に複数本の接続用ピン26が立設されていることを特徴とする。

Claim (excerpt)：

配線パターンが内部に形成されたパッケージ本体のキャビティ凹部に半導体チップが搭載された半導体装置において、該キャビティ凹部の開口部が、配線パターンが形成された回路基板によって覆われていると共に、前記回路基板とパッケージ本体との配線パターンが、電気絶縁性樹脂によって形成された可撓性フィルムから成るフレキシブル基板に設けられた配線パターンを介して電気的に接続され、且つ前記回路基板に複数本の接続用ピンが立設されていることを特徴とする半導体装置。

IPC (4)：

H01L 23/50 ,  H01L 23/04 ,  H01L 23/12 ,  H01L 23/34

FI (2)：

H01L 23/12 P ,  H01L 23/12 K