Pat
J-GLOBAL ID：200903089205519340

半導体集積回路装置

Inventor：
小林 祐也

About 小林 祐也

, 
澄田 仁志

About 澄田 仁志


Applicant, Patent owner：
富士電機デバイステクノロジー株式会社

About 富士電機デバイステクノロジー株式会社


Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：2004159431
Publication number (International publication number)：2005340624
Application date： May. 28, 2004
Publication date： Dec. 08, 2005
Summary：
【課題】フラットパネルディスプレイ駆動用ICなどの半導体集積回路装置の出力回路に用いられる上アーム側デバイスの破壊耐量を高め、且つ、その占有面積を減少させてチップサイズの縮小化を図る。【解決手段】部分SOI基板1の酸化膜3のない箇所に、上アーム側デバイスN2a、N2bとして縦型IGBTを形成し、これらの上アーム側デバイスN2a、N2bで上アーム側駆動回路31、レベルシフト回路32および制御回路33を挟むようにする。【選択図】 図1
Claim (excerpt)：
トーテムポール回路もしくはプッシュプル回路を出力回路として備え、該出力回路の上アーム側デバイスを駆動する上アーム側駆動回路と、該上アーム側駆動回路を制御するレベルシフト回路を複数の前記出力回路それぞれに有する半導体集積回路装置において、 前記出力回路の上アーム側デバイスを縦型デバイスで形成し、前記出力回路の下アーム側デバイスを横型デバイスで形成することを特徴とする半導体集積回路装置。
IPC (6)：
H01L21/8234 ,  H01L21/336 ,  H01L27/08 ,  H01L27/088 ,  H01L29/78 ,  H02M1/00
FI (10)：
H01L27/08 102B ,  H01L27/08 331A ,  H01L27/08 331E ,  H01L29/78 655A ,  H01L29/78 656D ,  H01L29/78 657C ,  H01L29/78 657G ,  H02M1/00 J ,  H01L27/08 102J ,  H01L29/78 658K
F-Term (19)：
5F048AA01 ,  5F048AA05 ,  5F048AB07 ,  5F048AC01 ,  5F048BA16 ,  5F048BC03 ,  5F048BC07 ,  5F048BC12 ,  5F048BC18 ,  5F048BC19 ,  5F048BE09 ,  5F048BF16 ,  5F048BF18 ,  5F048BG06 ,  5F048CB06 ,  5H740BA12 ,  5H740BB05 ,  5H740PP02 ,  5H740PP03
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (3)
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平4-240453   Applicant：日本電装株式会社
  • 半導体集積回路装置
    Gazette classification：公開公報   Application number：特願2002-293217   Applicant：富士電機デバイステクノロジー株式会社
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平10-094714   Applicant：富士電機株式会社

Return to Previous Page

TOP

BOTTOM