Pat
J-GLOBAL ID：200903089207684666
クロックスキュー低減回路
Inventor：
Applicant, Patent owner：
Agent (1)：
筒井 大和
Gazette classification：公開公報
Application number (International application number)：1995247341
Publication number (International publication number)：1996211963
Application date： Sep. 26, 1995
Publication date： Aug. 20, 1996
Summary：
【要約】【課題】 設計ルールの構造化された集合や複数のクロック分配経路により導入される変動遅延の量の推定を必要としないクロックスキュー低減技術を提供する。【解決手段】 システムクロック信号が、クロック信号導線の複数のペア23,24の異なるペアにそれぞれ結合された複数の位相補正回路10を介して、複数の負荷デバイスに分配される。1つの導線ペア23の基端は遅延線19の出力に結合され、位相補正されたシステムクロック信号を受け取る。この導線の先端は、クロック接続ノードにおいて、負荷デバイスに結合されている。クロック接続ノードは、導線のペア24の他の1つを介して、位相補正回路10の位相検出回路15にフィードバックされる。導線のペア23,24は経路長が等しく、それにより等しい伝搬遅延が提供される。
Claim (excerpt)：
デスティネーション負荷と該負荷への接続リード線の長さと環境条件とは独立に、デスティネーション負荷におけるクロック信号をシステムクロックに同期させるためのクロックスキュー低減回路であって、システムクロック信号を受け取るための第1の入力端子と、個々の導線が基端と先端を有する複数のクロック信号導線ペアで、所定のペアの両方の導線は実質的に同じ経路長であり、各導線ペアの1つの導線は負荷デバイスに前記システムクロック信号を提供し、各導線ペアの他の導線は先端側クロックフィードバック信号を提供する複数のクロック信号導線ペアと、各々が、前記第1の入力端子に結合された第1の入力、およびクロック信号導線の前記複数のペアの異なる1つに結合された第2および第3の入力を有し、前記システムクロック信号を対応するクロック信号導線ペアの基端におけるフィードバック信号間の中心に位置させるための複数の位相補正回路と、を有することを特徴とするクロックスキュー低減回路。
IPC (2)：
FI (2)：
G06F 1/04 330 A
, H03K 5/00 G
