Pat

J-GLOBAL ID：200903089232974776

不揮発性半導体記憶装置

Inventor： 二宮 和久 ,  佐藤 敏哉
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 桑井 清一
Gazette classification：公開公報
Application number (International application number)：1991277190
Publication number (International publication number)：1993089688
Application date： Sep. 27, 1991
Publication date： Apr. 09, 1993
Summary：

【要約】【目的】 不揮発性半導体記憶装置において、メモリセルが過剰消去状態となることを防止する。【構成】 メモリセルアレイ114のそれぞれのメモリセルはフローティングゲート型電界効果トランジスタ(FAMOS)により構成されている。これらのFAMOSに対して消去動作を行う。ゲート電圧発生回路104から第1のゲート電圧(3.4V)と、第2のゲート電圧(1.0V)を順次出力させ、FAMOSの制御ゲートに、それぞれのゲート電圧を順次、印加する。該FAMOSに第1のゲート電圧を印加した場合には、該FAMOSはオン状態となり、かつ、第2のゲート電圧を印加した場合には、オフ状態となった場合に限り、該FAMOSは適正消去状態であると判断する。

Claim (excerpt)：

フローティングゲート型電界効果トランジスタを備えたメモリセルを有する不揮発性半導体記憶装置において、第1のゲート電圧と、該第1のゲート電圧よりも低い第2のゲート電圧とを発生させるゲート電圧発生回路と、上記フローティングゲート型電界効果トランジスタの閾値電圧を、上記第1のゲート電圧と、上記第2のゲート電圧と比較する比較動作を実行し、該閾値電圧が上記第1のゲート電圧以下、かつ、上記第2のゲート電圧以上である場合にのみ、該フローティングゲート型電界効果トランジスタを備えたメモリセルが適正消去状態であると判断し、確認信号を出力する検査回路と、を有する不揮発性半導体記憶装置。

IPC (4)：

G11C 16/06 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

G11C 17/00 309 C ,  H01L 27/10 434 ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-137196
  
• 特開平3-130995
  
• 特開昭63-291297