Pat

J-GLOBAL ID：200903089430391131

FPGA

Inventor： 畔上 謙吾 ,  山下 公一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 有我 軍一郎
Gazette classification：公開公報
Application number (International application number)：1993273931
Publication number (International publication number)：1995131336
Application date： Nov. 02, 1993
Publication date： May. 19, 1995
Summary：

【要約】【目的】意味的に等価である入力信号線(又は入力信号線の束)の対は、置換しても基本セルの出力が変化しないことに着目し、かかる入力信号線(又は入力信号線の束)の対とバスとの間を排他的に接続することにより、プログラムスイッチの総数を大幅に削減してハードウエア規模の増大回避を図る。【構成】多数の信号線からなるバスと多数の入力信号線との間の接続状態をプログラムし、該プログラム内容に応じた論理機能を実現する基本セルを備えるFPGAにおいて、前記多数の入力信号線のうち、置換しても基本セルの出力が変化しない入力信号線(又は入力信号線の束)の対を見い出し、該入力信号線(又は入力信号線の束)の対と前記バスとの間の接続を排他的に行い得るようにプログラムスイッチを設置する。

Claim (excerpt)：

多数の信号線からなるバスと多数の入力信号線との間の接続状態をプログラムし、該プログラム内容に応じた論理機能を実現する基本セルを備えるFPGAにおいて、前記多数の入力信号線のうち、置換しても基本セルの出力が変化しない入力信号線(又は入力信号線の束)の対を見い出し、該入力信号線(又は入力信号線の束)の対と前記バスとの間の接続を排他的に行い得るようにプログラムスイッチを設置したことを特徴とするFPGA。

IPC (2)：

H03K 19/177 ,  H01L 21/82

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-090719
  
• 特開平2-010920
  
• プログラマブル論理アレイ集積回路
  Gazette classification：公開公報   Application number：特願平4-234868   Applicant：アルテラコーポレーション