Pat
J-GLOBAL ID：200903089457672922
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
菅野 中
Gazette classification：公開公報
Application number (International application number)：1991342346
Publication number (International publication number)：1993152448
Application date： Nov. 30, 1991
Publication date： Jun. 18, 1993
Summary：
【要約】【目的】 VLSIの配線系における信頼性問題及び高速化限界問題を、一挙に解決する。【構成】 配線11,16及びスルーホール13内の埋設体の主材料が貴金属、例えば金15からなり、スルーホール13の側壁にTi膜14が設けられている。
Claim (excerpt)：
多層配線構造を有する半導体装置であって、配線は、貴金属からなり、上下配線を接続するべく層間絶縁膜に設けられたスルーホールの側壁には、金属膜が設けられ、スルーホール内は、貴金属が埋設されたものであることを特徴とする半導体装置。
IPC (3)：
H01L 21/90
, H01L 21/3205
, H01L 29/46
