Pat

J-GLOBAL ID：200903089462379737

SOI基板及びその製造方法

Inventor： 鈴村 正彦 ,  高野 仁路 ,  岸田 貴司 ,  白井 良史 ,  早崎 嘉城 ,  鈴木 裕二 ,  前田 光英
Applicant, Patent owner： 松下電工株式会社
Agent (1)： 佐藤 成示 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994323413
Publication number (International publication number)：1996181321
Application date： Dec. 26, 1994
Publication date： Jul. 12, 1996
Summary：

【要約】【目的】 高耐圧SOI基板の活性層の薄膜化と低オン抵抗化を図る。【構成】 半導体支持基板2の主表面上に、埋め込み酸化膜3を介して、シリコン活性層4を備えたSOI基板であって、シリコン活性層4の、表面付近及び埋め込み酸化膜3との界面付近に、高濃度不純物領域17,16を備えた。【効果】 高濃度不純物領域16により、LDMOSFET等の半導体装置のドレイン・ソース間の高耐圧化、シリコン活性層の薄膜化が図れると共に、高濃度不純物領域17により、オン抵抗の低減が図れる。

Claim (excerpt)：

半導体支持基板の主表面上に、絶縁膜を介して、活性層となる半導体基板を形成するSOI基板において、前記半導体基板の、表面付近及び前記絶縁膜との界面付近に、不純物濃度の高い高濃度不純物領域を備えたことを特徴とするSOI基板。

IPC (2)：

H01L 29/786 ,  H01L 29/78

FI (3)：

H01L 29/78 618 F ,  H01L 29/78 301 X ,  H01L 29/78 616 S