Pat
J-GLOBAL ID：200903089535407300
半導体基板及びその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1991226816
Publication number (International publication number)：1993067546
Application date： Sep. 06, 1991
Publication date： Mar. 19, 1993
Summary：
【要約】 (修正有)【目的】 クラウンの発生にもかかわらず、半導体装置の製造工程のホトリソグラフィ工程における精密なパターニングを可能とする。【構成】 基板1の周縁に面取部を有し、表面にエピタキシャル層3を形成し、その他の面を保護膜2で被覆した半導体基板において、基板表面と面取部との境界をなだらかな曲率のものとすると共に、エピタキシャル層と保護膜とが接する境界線に発生するクラウン6の上端が、エピタキシャル層表面と同一高さか、より低くなるように、該境界線を基板表面より離れた位置に配置させる。【効果】 裏面被覆基板上にエピタキシャル層を形成するときに発生するクラウン上端を、基板表面と同じか、より低い高さに制御できるので、ホトリソグラフィ工程での解像不良がなくなり、製造上の歩留まりが向上する。
Claim (excerpt)：
基板の周縁に面取部を有し、表面にエピタキシャル層を形成し、その他の面を保護膜で被覆した半導体基板において、基板表面と面取部との境界をなだらかな曲率のものとすると共に、エピタキシャル層と保護膜とが接する境界線に発生するクラウンの上端が、エピタキシャル層表面と同一高さか、より低くなるように、該境界線を基板表面から離れた位置に配置したことを特徴とする半導体基板。
IPC (2)：
Return to Previous Page
