Pat

J-GLOBAL ID：200903089538214260

MOS型半導体装置とその製造方法

Inventor： 一色 海平
Applicant, Patent owner： 株式会社リコー
Agent (1)： 野口 繁雄
Gazette classification：公開公報
Application number (International application number)：1995346384
Publication number (International publication number)：1997162402
Application date： Dec. 11, 1995
Publication date： Jun. 20, 1997
Summary：

【要約】【課題】 ショートチャネル効果その他の問題を解決し、デバイス劣化を防ぐ。【解決手段】 ゲート電極307を形成し、それをマスクとして砒素イオン注入によりN-領域309を形成する。シリコン窒化膜を約10nmの厚さに堆積し、エッチバックを行なって第1のサイドウォール308を形成し、それをマスクとして砒素イオン注入によりN型領域311を形成する。シリコン酸化膜を約100nmの厚さに堆積し、エッチバックを行なって第2のサイドウォール310を形成し、それをマスクとして砒素イオン注入によりN+領域312を形成する。その後、約850°Cでの熱処理により、注入した砒素を拡散、活性化させる。

Claim (excerpt)：

半導体基板表面で素子分離用の絶縁膜により分離された素子形成領域で、チャネル領域上にゲート絶縁膜を介してゲート電極が形成されているMOS型半導体装置において、ゲート電極の側面にサイドウォールが形成されており、そのサイドウォールはゲート電極に接する膜厚10〜50nmの耐酸化性絶縁膜からなる第1のサイドウォールと、その第1サイドウォールに接してその外側に形成された膜厚100〜150nmのシリコン酸化膜又はシリコン膜からなる第2のサイドウォールとから構成されていることを特徴とするMOS型半導体装置。

IPC (4)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/8238 ,  H01L 27/092

FI (2)：

H01L 29/78 301 L ,  H01L 27/08 321 E