Pat

J-GLOBAL ID：200903089542988122

入力保護回路

Inventor： 田上 仁之 ,  野上 正道 ,  北山 忠善
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 吉田 研二 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993126121
Publication number (International publication number)：1994334126
Application date： May. 27, 1993
Publication date： Dec. 02, 1994
Summary：

【要約】【目的】 半導体集積回路のサージ耐圧を劣化させずに、内部回路の安定な高速動作を可能にする。【構成】 ボンディングパット3と内部回路との間の信号経路に2つのダイオードを接続させ、サージ電圧パルスを阻止する。その際、2つのダイオードの接続点とボンディングパットとの間に抵抗20を設ける。従来と同様のサージ耐圧を得ることができると共に、寄生容量等で構成される直列共振回路のQ値を小さくできる。

Claim (excerpt)：

信号端子に接続された内部回路を保護する入力保護回路において、高電位電源にカソードが接続され、前記信号端子と前記内部回路との間の信号路にアノードが接続された第1のダイオードと、低電位電源にアノードが接続され、前記信号路にカソードが接続された第2のダイオードと、前記信号端子と前記第1のダイオードのアノード及び前記第2のダイオードのカソードの接続点との間に挿入された抵抗と、を含むことを特徴とする入力保護回路。