Pat

J-GLOBAL ID：200903089596514401

データ処理装置

Inventor： 小原 満 ,  澤田 健一 ,  石川 淳史 ,  石黒 和宏
Applicant, Patent owner： ミノルタ株式会社
Agent (1)： 深見 久郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998311381
Publication number (International publication number)：2000138777
Application date： Oct. 30, 1998
Publication date： May. 16, 2000
Summary：

【要約】【課題】 複数の処理を複数のプロセッサを用いて非同期処理するデータ処理装置において、メモリ容量の削減および原価低減を可能とすること。【解決手段】 画像入力装置8で入力された画像データは、画素データごとに状態フラグを付加してメモリ16に記憶される。処理部9〜12では、それぞれLog変換、MTF補正、ガンマ補正、2値化の処理を非同期で行なう。領域判別部30は、画素データがベタ画像であるか否かを判断する。メモリ16に記憶された画素データに付加して記憶されている状態フラグは、処理部9〜12および領域判別部30で行なわれる処理が終了したか否かを示す。状態制御部20は、メモリ16に記憶された状態フラグを監視し、各処理部9〜12および領域判別部30に対して、処理すべき画素データを指示する。

Claim (excerpt)：

入力データに一連の処理を非同期で施す複数の処理部と、前記複数の処理部それぞれで処理した処理データと前記一連の処理のうち処理済の処理を示す処理履歴とを入力データに対応して記憶する記憶手段とを備えた、データ処理装置。

IPC (4)：

H04N 1/00 ,  G06T 1/00 ,  G06T 5/00 ,  H04N 1/40

FI (4)：

H04N 1/00 C ,  G06F 15/66 J ,  G06F 15/68 310 J ,  H04N 1/40 Z

F-Term (39)：

5B057AA11 ,  5B057BA13 ,  5B057BA24 ,  5B057CA01 ,  5B057CA08 ,  5B057CB01 ,  5B057CB08 ,  5B057CC03 ,  5B057CE11 ,  5B057CE12 ,  5B057CH02 ,  5B057CH11 ,  5B057DA17 ,  5B057DB06 ,  5C062AA05 ,  5C062AB33 ,  5C062AB41 ,  5C062AB43 ,  5C062AC04 ,  5C062AC07 ,  5C062AC61 ,  5C062AE03 ,  5C062AF14 ,  5C062BA01 ,  5C062BA04 ,  5C077LL17 ,  5C077LL18 ,  5C077MM03 ,  5C077MP06 ,  5C077MP08 ,  5C077PP03 ,  5C077PP15 ,  5C077PP32 ,  5C077PP35 ,  5C077PP48 ,  5C077PQ12 ,  5C077PQ24 ,  5C077RR02 ,  5C077TT05