Pat

J-GLOBAL ID：200903089612065868

3次元集積回路の製造方法

Inventor： ペーター ラム ,  ラインホールドゥ ブッフネル
Applicant, Patent owner： フラウンホッファー-ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ.
Agent (1)： 三澤 正義
Gazette classification：公開公報
Application number (International application number)：1995244734
Publication number (International publication number)：1996204123
Application date： Sep. 22, 1995
Publication date： Aug. 09, 1996
Summary：

【要約】【課題】 歩留まりを向上させて製造コストを下げる3次元集積回路の製造方法を提供する。【解決手段】 本発明の方法では、複数の部品基層を含むシステムの組み立てのために、部品を含まない付加的なキャリア基層が使用される。プロセス化の完了した第1の部品基層1は、まず始めに機能識別テストを受け、このテストによって第1の部品基層の欠陥がないチップ2が選択される。続いてこの部品基層1は補助基層8と結合され、裏側から薄くされ、個々のチップ2に分割される。その後選択された欠陥がないチップ2はキャリア基層9の上に並べてはりつけられる。補助基層8の除去の後、第2の部品基層13のチップが第1の部品基層1と同じ方法で第1の部品基層1のチップ2の上にはりつけられる。

Claim (excerpt)：

相並んだ多くの独立した部品基層あるいは回路を持つ1つまたは複数のプロセス化の完了した部品(3)を第1の側に有する第1の部品基層(1)を準備し、その際に前記部品基層の部品あるいは回路が堆積部品を形成する第1のステップと;機能能力がある部品、堆積部品および回路と、機能能力がない部品、堆積部品および回路とを識別するために前記第1の部品基層(1)の部品、堆積部品および回路を機能識別テストする第2のステップと;前記第1の部品基層(1)の前記第1の側に第1の補助基層(8)を結合する第3のステップと;前記第1の側面と相対する側面で前記第1の部品基層(1)を薄くしあるいは除去する第4のステップと;前記第1の部品基層と前記第1の補助基層(8)における機能能力がある部品、堆積部品および回路と機能能力がない部品、堆積部品および回路を含む個々をチップへ分割する第5のステップと;キャリア基層(9)を準備する第6のステップと;前記第2のステップにおいて機能識別テストにより機能能力がある部品、堆積部品堆および回路を含む第1群のチップ(2)をキャリア基層(9)の上に並べて調整してはりつける第7のステップと;前記キャリア基層(9)の上の前記第1群のチップ(2)から前記補助基層(8)を除去する第8のステップとを有することを特徴とする3次元集積回路の製造方法。

IPC (2)：

H01L 27/00 301 ,  H01L 27/12