Pat

J-GLOBAL ID：200903089626465648

半導体集積回路のクロックツリー設計方法及びそれによる半導体集積回路

Inventor： 山本 英明
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 金山 敏彦 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992347718
Publication number (International publication number)：1994204435
Application date： Dec. 28, 1992
Publication date： Jul. 22, 1994
Summary：

【要約】【目的】 半導体集積回路のクロックラインの配置配線を設計する方法であって、クロック信号が供給されるフリップフロップ間の遅延時間差(スキュー)をなくすことのできる設計方法を得る。【構成】 クロック信号を増幅するバッファ回路54bを上位のバッファ回路54aに接続する際、バッファ回路54bの入力端子がバッファ回路54aの出力端子とのマンハッタン距離が一定となるような位置にバッファ回路54bを配置する。次に、クロック信号が供給される各リーフセル56の入力端子とバッファ回路54bの出力端子とのマンハッタン距離が一定の値となるような位置にリーフセル56を配置する。バッファ回路54bに接続するリーフセル56の個数はいずれも6個である。このように設計することで、クロック信号パッド52から各リーフセル56までのクロック信号の遅延時間が全て等しくなる。

Claim (excerpt)：

ゲートアレイ方式の半導体集積回路のクロックツリーを設計する方法であって、外部からのクロック信号が入力されるクロック信号パッドから、一個以上のバッファ回路を介して、半導体集積回路を構成する各フリップフロップにクロック信号を供給するクロックツリーの設計方法において、所定のバッファ回路の出力端子に接続される下位のバッファ回路の入力端子が、前記出力端子からの水平方向及び垂直方向の座標の差の絶対値の和が一定となるような位置に、前記下位のバッファ回路を配置する下位バッファ配置工程と、所定のバッファ回路の出力端子に接続されるフリップフロップの入力端子が、前記出力端子からの水平方向及び垂直方向の座標の差の絶対値の和が一定となるような位置に、前記フリップフロップを配置するフリップフロップ配置工程と、を含み、前記下位バッファ配置工程においては、前記クロック信号パッドとそのバッファ回路との間の経路上に、同数の他のバッファ回路が存在するバッファ回路の集合、に属する同一階層のバッファ回路には、同数の前記下位バッファ回路が接続されるように、前記下位バッファが配置され、前記フリップフロップ配置工程においては、全ての前記フリップフロップは同一階層のバッファ回路の出力端子に接続され、前記同一階層のバッファ回路には同数個の前記フリップフロップが接続されるように、前記フリップフロップが配置されることを特徴とするクロックツリー設計方法。