Pat

J-GLOBAL ID：200903089639788217

多層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム方法

Inventor： 小島 敏明
Applicant, Patent owner： 日本モトローラ株式会社
Agent (1)： 藤村 元彦
Gazette classification：公開公報
Application number (International application number)：1994295162
Publication number (International publication number)：1996153812
Application date： Nov. 29, 1994
Publication date： Jun. 11, 1996
Summary：

【要約】【目的】 メモリの記憶容量の増大化を図る。【構成】 半導体基板1、ソース2、ドレイン3及びコントロールゲート5とを有し、チャネルとコントロールゲートとの間において順次配列された複数の浮遊ゲート41 ,42 ,...,4n を含む記憶セルトランジスタを有する多層浮遊ゲート構造のマルチビット対応セルを有する不揮発性メモリ。【効果】 1つの記憶セルで2以上のビットデータをセーブできる。特にこの構造は、担うべきビット数分だけフローティングゲートを積み重ねるようにしているので、1セル当たりの回路の集積度が飛躍的に向上する。

Claim (excerpt)：

半導体基板に互いに離隔して形成されてその間にチャネルを形成するソース及びドレインと、前記チャネルに対向するコントロールゲートとを有し、前記チャネルと前記コントロールゲートとの間において順次配列された複数のフローティングゲートを含む記憶セルトランジスタを有することを特徴とする多層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ。

IPC (5)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/02 ,  G11C 16/04

FI (3)：

H01L 29/78 371 ,  G11C 17/00 307 D ,  G11C 17/00 308

Patent cited by the Patent：

Cited by examiner (1)

• 不揮発性多値記憶素子及びこれを用いた装置
  Gazette classification：公開公報   Application number：特願平6-057081   Applicant：富士通株式会社