Pat

J-GLOBAL ID：200903089660161364

電界効果トランジスタおよびその製造方法

Inventor： 井上 敦央 ,  森 重恭 ,  松本 信之
Applicant, Patent owner： シャープ株式会社
Agent (3)： 山崎 宏 ,  前田 厚司 ,  仲倉 幸典
Gazette classification：公開公報
Application number (International application number)：2003178111
Publication number (International publication number)：2005019446
Application date： Jun. 23, 2003
Publication date： Jan. 20, 2005
Summary：

【課題】製造時に半導体層へのダメージが少ない電界効果トランジスタと、その製造方法を提供すること。【解決手段】絶縁性基板1上に、絶縁性材料からなる矩形体2を設け、この矩形体の上面と、側面と、この矩形体2の両側の絶縁性基板1の表面とに渡って、第1の電極3を形成する。第1の電極3の表面を覆うと共に、凸形状をなす絶縁層4を形成する。絶縁層4上には、凸部の上面に第2の電極5を設け、この凸部の両側に位置する平坦面上に、第3の電極6を設ける。第2の電極の表面と、第3の電極6の表面と、絶縁層4の凸部の両側面とに接するように、半導体層7を形成する。半導体層7は、第2および第3の電極5,6を形成した後に成膜できるので、電極の加工の際に生じる熱などで半導体層7がダメージを受けることが無い。【選択図】 図1

Claim (excerpt)：

基板上に形成され、凸部を有する第1の電極と、 上記第1の電極を覆う絶縁層と、 上記絶縁層上に形成され、上記第1の電極の凸部の上方に位置する第2の電極と、 上記第1の電極の凸部の両側のうちの少なくとも一方に、上記絶縁層を介して位置すると共に、上記第1の電極の凸部の高さよりも低い第3の電極と、 上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層と を備えることを特徴とする電界効果トランジスタ。

IPC (2)：

H01L29/786 ,  H01L51/00

FI (3)：

H01L29/78 626A ,  H01L29/78 626C ,  H01L29/28

F-Term (47)：

5F110AA01 ,  5F110AA04 ,  5F110AA16 ,  5F110BB01 ,  5F110BB03 ,  5F110BB05 ,  5F110BB10 ,  5F110CC09 ,  5F110DD01 ,  5F110DD02 ,  5F110DD14 ,  5F110DD25 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE05 ,  5F110EE06 ,  5F110EE07 ,  5F110EE08 ,  5F110EE22 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF22 ,  5F110FF23 ,  5F110FF24 ,  5F110FF27 ,  5F110FF30 ,  5F110GG02 ,  5F110GG04 ,  5F110GG05 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK05 ,  5F110HK06 ,  5F110HK07 ,  5F110HK09 ,  5F110HK32 ,  5F110HK33 ,  5F110HM12 ,  5F110QQ08 ,  5F110QQ14